Национальный цифровой ресурс Руконт - межотраслевая электронная библиотека (ЭБС) на базе технологии Контекстум (всего произведений: 610373)
Контекстум
Естественные и технические науки  / №6 2013

ОБ УЧЕТЕ ИНДУКТИВНОСТИ МЕЖСОЕДИНЕНИЙ ПРИ РАЗРАБОТКЕ КМОП CБИС (100,00 руб.)

0   0
Первый авторГерасимов
АвторыГригорьев Н.Г.
Страниц4
ID498267
АннотацияИсследованы формы сигналов в распределенной RLC цепи, управляемой КМОП формирователем. Показано, что при определенных условиях сигнал на выходе RLC цепи может достигать уровня напряжения переключения КМОП элемента раньше, чем в начале RLC линии, что необходимо учитывать при разработке цепей синхронизации КМОП СБИС
Герасимов, Ю.М. ОБ УЧЕТЕ ИНДУКТИВНОСТИ МЕЖСОЕДИНЕНИЙ ПРИ РАЗРАБОТКЕ КМОП CБИС / Ю.М. Герасимов, Н.Г. Григорьев // Естественные и технические науки .— 2013 .— №6 .— С. 332-335 .— URL: https://rucont.ru/efd/498267 (дата обращения: 06.04.2025)

Предпросмотр (выдержки из произведения)

Естественные и технические науки, № 6, 2013 Элементы и устройства вычислительной техники и систем управления Герасимов Ю.М., кандидат технических наук, зав. лабораторией Григорьев Н.Г., кандидат технических наук, старший научный сотрудник (Национальный исследовательский ядерный университет «МИФИ») ОБ УЧЕТЕ ИНДУКТИВНОСТИ МЕЖСОЕДИНЕНИЙ ПРИ РАЗРАБОТКЕ КМОП CБИС Исследованы формы сигналов в распределенной RLC цепи, управляемой КМОП формирователем. <...> Показано, что при определенных условиях сигнал на выходе RLC цепи может достигать уровня напряжения переключения КМОП элемента раньше, чем в начале RLC линии, что необходимо учитывать при разработке цепей синхронизации КМОП СБИС. <...> Ключевые слова: КМОП СБИС, распределенная RLC линия, задержка формирователя, задержка межсоединений, выходное сопротивление формирователя. <...> ABOUT THE ACCOUNTING OF INDUCTANCE OF INTERCONNECTIONS AT DEVELOPING CMOS VLSI Waveforms of signals in a distributed RLC line driving by CMOS gate are investigated. <...> It is shown that under certain conditions the signal at the end of RLC line can reach threshold level of CMOS gate earlier, than at the beginning of RLC line that it is necessary to consider when developing circuits of synchronization of CMOS VLSI. <...> Keywords: CMOS VLSI, distributed RLC line, gate delay, interconnect delay, driver resistance. <...> При разработке современных СБИС необходимо учитывать параметры глобальных межсоединений, влияние которых возрастает с ростом степени интеграции СБИС. <...> Глобальные межсоединения имеют распределенный характер и разработчики СБИС, как правило, учитывают их с помощью RC-структур. <...> Однако при определенных условиях необходим учет индуктивности межсоединений [1-5]. <...> Определение временных характеристик глобальных межсоединений с учетом индуктивности достаточно сложен и в общем случае основан на решении «телеграфных» уравнений для однородных линий с потерями. <...> При этом необходимо иметь ввиду, что для реальных СБИС допущение об однородности линии справедливо лишь в первом приближении. <...> Это связано с тем, что, во-первых, погонная индуктивность несколько увеличивается с ростом длины линии <...>